Guangdong, China
* 사업 유형:
무역 회사
경영 시스템 인증:
FSC
year of establishment:
2016-10-17

Atmega8a PU 16MHz 8kb 28-Pdip AVR Atmega 마이크로 제어기 IC, IC SRAM 4MBIT IS61WV25616BLL-10TLI, 전자 부품 STM8S105K6T6C 고품질 집적회로, 전자 부품, IC 칩 중국 제조업체 / 공급 업체.

Gold Member 이후 2018
 XC6SLX9-2CSG324C FPGA 스파르타 6 LX 가족 IC

XC6SLX9-2CSG324C FPGA 스파르타 6 LX 가족 IC

최신 가격을 얻으십시오
MOQ / FOB 가격 참조
100 상품 US $11.0 - 12.0  / 상품
지불: T / T, Western Union, PayPal
포트: Shenzhen, China
수율: 1000000PCS

또한 추천

기본 정보

모델 번호.
XC6SLX9-2CSG324C
신청
표준 일반화 된 집적 회로
도전 형
유니 폴라 집적 회로
완성
MSIC
공예
반도체 IC
유형
디지털 / 아날로그 IC

추가정보

꾸러미
Box
원산지
China
세관코드
8542390000
수율
1000000PCS

제품 설명

묘사

XC6SLX9-2CSG324C:   FPGA 스파르타 6 LX 가족 9152 세포 45nm (CMOS) 기술 1.2V 324 Pin CS-BGA 

포장: BGA

Mfr. Part#: XC6SLX9-2CSG324C

Mfr.: XILINX
자료표:   XC6SLX9-2CSG324C FPGA Spartan-6 LX Family IC(전자 우편은 또는 PDF 파일을%s 저희를 간담한다)

ROHS 상태:   XC6SLX9-2CSG324C FPGA Spartan-6 LX Family IC

질: 100% 고유

보장: 180 일
 

Spartan® -6 가족은 높은 볼륨 응용을%s 가장 낮은 총경비를 주요한 시스템 통합 기능을 제공한다. 13 일원 가족은 3, 840 배열하는 확장한 조밀도에서 이전 스파르타 가족의 전력 소비 반과 더불어 147, 443의 논리 세포에, 및 더 빠른, 포괄적인 연결성을 전달한다. 비용, 힘 및 성과의 최적 균형을 전달하는 성숙한 45 nm 저전력 구리 가공 기술에 건축해, 스파르타 6 가족은 새로운 것, 능률, 이중 등록한다 붙박이 시스템 레벨 구획의 6 입력 조사표 (LUT) 논리 그리고 부유한 선택을 제안한다. 이들은 18 킬로 비트 (2 x 9 킬로 비트) 구획 RAM, 2세 DSP48A1 조각, SDRAM 기억 장치 관제사를 포함하고, 혼용 모드 시계 관리 구획, SelectIO 기술, poweroptimized 고속 연속되는 송수신기 구획, PCI Express® 호환성 종점 구획, 향상된 시스템 레벨 힘 관리 최빈값을 강화하고, AES와 장치 DNA 보호를 가진 설정 옵션 및 강화한 IP 안전을 자동 검출하. 이 특징은 전례가 없는 사용 용이를 주문 ASIC 제품에 값이 싼 풀그릴 대안을 제공한다. 높은 볼륨 논리를 위한 최고 해결책이 디자인하는 FPGAs 스파르타 6 제안, 소비자 중심 DSP는, 비용 과민한 내재되어 있던 응용 디자인한다. 스파르타 6 FPGAs는 그들의 개발 주기가 시작되자마자 디자이너를 혁신에 집중하는 가능하게 하는 통합 소프트웨어 및 하드웨어 구성요소를 전달하는 표적으로 한 디자인 플래트홈을%s 풀그릴 실리콘 기초이다

주요 특징

  • 스파르타 6 LX FPGA: 논리는 낙관했다
  • 저가를 위해 디자인하는
  • 다중 능률적인 통합 구획
  • 입력/출력 기준의 낙관된 선택
  • 비틀거린 패드
  • 높은 볼륨 플라스틱 철사 보세품 포장
  • 낮게 정체되고는 동적인 힘
  • 비용과 낮은 힘을%s 낙관되는 45 nm 프로세스
  • 영출력을%s 힘 아래로 최빈값은 동면한다
  • 최빈값을 유지한다 국가를 중단하거든 multi-pin 기상을%s 가진 윤곽은, 증진을 통제한다
  • 다중 전압, multi-standard SelectIO™ 공용영역 은행
  • 미분 입력/출력 당 1, 080 까지 Mb/s 데이타 전속률
  • 선택할 수 있는 산출 드라이브, 핀 당 24 까지 mA
  • 1.2V 입력/출력 기준과 프로토콜에 3.3V
  • 값이 싼 HSTL와 SSTL 기억 장치 공용영역
  • 최신 교환 수락
  • 신호 무결성을 향상하는 조정가능한 입력/출력 회전 비율
  • LXT FPGAs에 있는 고속 GTP 연속되는 송수신기
  • 3.2 까지 Gb/s
  • 고속 공용영역을%s: 연속되는 ATA, 오로라, 1G 이더네트, OBSAI 급행, PCI CPRI, EPON, GPON, DisplayPort 및 XAUI
  • PCI 급행 디자인 (LXT)를 위한 통합 종점 구획
  • 33 MHz, 32와 호환이 되는 값이 싼 PCI® 기술 지원 -와 64 비트 명세
  • 능률적인 DSP48A1 조각
  • 고성능 산법과 신호 처리
  • 18 x 18 승수 및 48 비트 누산기는 단식한다
  • 도관을 설치 및 폭포가 되어 떨어지는 기능
  • 필터 응용을 지원하는 전 덧셈기
  • 통합 기억 장치 관제사 구획
  • DDR, DDR2, DDR3 및 LPDDR 지원
  • 800 Mb/s (12.8 Gb/s 피크 대역폭)까지 전송율
  • 디자인 타이밍을 감소시키는 독립적인 FIFO에 다중 포트 버스 구조는 발행한다
  • 증가된 논리 수용량을%s 가진 풍부한 논리 자원
  • 선택적인 시프트 레지스터 또는 분배된 렘 지원
  • 능률적인 6 입력 LUTs는 성과를 향상하고 힘을 극소화한다
  • 파이프라인 중심 응용을%s 이중 플립 플롭을%s 가진 LUT
  • 입도의 광범위를 가진 렘을 막으십시오
  • 바이트를 가진 빠른 구획 렘은 가능하게 한다 쓴다
  • 2 무소속자로 9개 킬로 비트 구획 RAM 선택적으로 프로그램될 수 있는 18 킬로 비트 구획
  • 강화된 성과를 위한 (CMT) 시계 관리 도와
  • 저잡음, 유연한 시간을 재기
  • 디지털 시계 매니저는 (DCMs) 시계 뒤틀림과 의무 주기 찡그림을 삭제한다
  • 낮 불안감 시간을 재기 (PLLs)를 위한 Phase-Locked 루프
  • 동시 곱셈, 사단 및 단계 교대를 가진 주파수 종합
  • 16개은 글로벌 시계 통신망을 낮 비뚤어진다
  • 단순화된 윤곽, 지원 값이 싼 기준
  • 2 핀은 윤곽을 자동 검출하
  • 넓은 제삼자 SPI (x4까지) 및 도 아니다 저속한 지원
  • JTAG를 가진 기능이 풍부한 Xilinx 플래트홈 섬광
  • 와치도그(Watchdog) 보호를 사용하는 다중 bitstreams를 가진 먼 향상을%s MultiBoot 지원,
  • 디자인 보호를 위한 강화된 안전
  • 디자인 입증을%s 유일한 장치 DNA 인식기
  • 더 큰 장치에 있는 AES bitstream 부호 매김
  • 강화한, 저가, MicroBlaze™ 연약한 처리기로 빨리 내재되어 있던 가공
  • 산업 주요한 IP와 참고 디자인


 







왜 저희 선택
  • 심천에서 위치를 알아내는, 중국의 전자 시장 센터
  • 100% 보증 분대 질: 진짜 고유
  • 긴급한 수요에 충분한 주식
  • 정교한 동료 도움 주문 제조를 가진 리스크를 감소시키기 위하여 문제를 해결한다
  • 더 빠른 선적: 재고 분대에서 같은날에 발송할 수 있다.
  • 서비스 24 시간 

 

고시:

  1. 제품 심상은 단지 참고를 위해 이다
  2. 더 나은 가격을%s 신청하기 위하여 판매 사람에게 연락할 수 있다
  3.   추가 제품을%s, Pls는 우리의 판매 팀에게 연락하는 것을 망설이지 않는다.      

이 공급 업체에 직접 문의 보내기

*부터:
*에:
Avatar 미스. Zora Xu
*메시지:

20 4,000 자 사이에 입력합니다.

이것을 본 사람도 보았습니다.