비즈니스 라이센스가 검증 된 공급 업체
감사를 받은 공급업체 MT41K256M16TW-107 IT:P: SDRAM - DDR3L 메모리 IC 4Gbit 병렬 933MHz 20ns 96-FBGA(8x14)
MFR 부품 번호: MT41K256M16TW-107 IT:P
MFR: 미크론
데이터시트: 
(PDF 파일을 이메일로 보내거나 채팅)
RoHS 상태:
품질: 100% 원본
보증: 1년
|
메모리 유형
|
휘발성
|
|
|
메모리 포맷
|
DRAM
|
|
|
기술
|
SDRAM - DDR3L
|
|
|
메모리 크기
|
4Gbit
|
|
|
메모리 구성
|
256M x 16
|
|
|
메모리 인터페이스
|
평행
|
|
|
클럭 주파수
|
933MHz
|
|
|
쓰기 주기 시간 - Word, 페이지
|
-
|
|
|
액세스 시간
|
20ns
|
|
|
전압 - 공급
|
1.283V~1.45V
|
|
|
작동 온도
|
40°C~95°C(TC)
|
|
|
마운팅 유형
|
곡면 마운트
|
|
|
패키지/케이스
|
96-TFBGA
|
|
|
공급업체 기기 패키지
|
96-FBGA(8x14)
|
|
|
기본 제품 번호
|
MT41K256M16
|
DDR3 SDRAM은 고속 작동을 위해 이중 데이터 속도 아키텍처를 사용합니다. 이중 데이터 속도 아키텍처는 입출력 핀에서 클록 주기당 두 개의 데이터 단어를 전송하도록 설계된 인터페이스를 갖춘 8n-프리페치 아키텍처입니다. DDR3 SDRAM의 단일 읽기/쓰기 작업은 내부 DRAM 코어에서 8n 비트 너비, 4클럭 주기 데이터 전송 1개와 I/O 핀에서 해당 n 비트 너비, 1시간 30분 주기 데이터 전송 8개로 효과적으로 구성됩니다. DDR3 SDRAM inputreceiver에서 데이터 캡처에 사용하기 위해 데이터 스트로브(DQS, DQS#)가 데이터와 함께 외부로 전송됩니다. DQS는 쓰기 데이터에 따라 중앙 정렬됨 읽은 데이터는 DDR3 SDRAM에서 전송되고 데이터 스트로브에서 에지 정렬을 이루며 전송됩니다. DDR3 SDRAM은 차동 클럭(CKandCK#)에서 작동합니다. 크로싱 구잉호이드와 CK#로우 상태가 CK의 양성 가장자리로 알려져 있습니다. 제어, 명령 및 주소 신호는 CK의 모든 양극 에지에 등록됩니다. 입력 데이터는 쓰기 프리앰블 후 DQS의 첫 번째 상승 가장자리에 등록되며, 출력 데이터는 읽기 프리앰블 후 DQS의 첫 번째 상승 가장자리에서 참조됩니다. DDR3 SDRAM에 대한 읽기 및 쓰기 액세스는 버스트 지향적입니다. 선택한 위치에서 시작하여 프로그래밍된 순서의 프로그래밍된 위치 수에 대해 계속 액세스합니다. 액세스 시작 명령은 activate 명령을 등록한 다음 읽기 또는 쓰기 명령을 실행하는 것으로 시작됩니다. activate 명령과 일치하는 등록된 주소 비트는 액세스할 은행과 행을 선택하는 데 사용됩니다. 읽기 또는 쓰기 명령과 일치하는 등록된 주소 비트는 은행 및 버스트 액세스를 위한 시작 열 위치를 선택하는 데 사용됩니다. 이 장치는 BL8 및 BC4를 읽고 씁니다. 자동 사전 충전 기능을 사용하면 연속 액세스가 끝날 때 시작되는 자동 예약 행 사전 충전을 제공할 수 있습니다. 표준 DDR SDRAM과 마찬가지로 DDR3 SDRAM의 파이프라인 멀티뱅크 아키텍처는 동시 작동이 가능하기 때문에 행 사전 충전 및 활성화 시간을 숨겨 높은 대역폭을 제공합니다. 전원 절약, 전원 차단 모드와 함께 자동 새로 고침 모드가 제공됩니다.
주의사항:
